本设计的关键部分是：高速采样控制和高速采样数据存储的实现。为了实现快速的数据存储选用了IDT公司生产的IDT7132双口RAM，存储速度达到25nS。高速采样存储需要高速的控制电路配合，在这里选用了CPLD。CPLD不仅产生高速采样控制，还生成地址信号，这样就大大的简化了系统的外围电路。整个系统的工作过程是：被测信号经过信号调理电路，整形成脉冲信号，由下降沿触发CPLD产生采样频率，控制A/D转换器进行信号采样，并将采样数据存入双口RAM中。采样结束后，单片机读取双口RAM中的采样数据，将数据上传到上位机。被测信号在上位机上显示。（原理简图见图4-1）
       整个系统的工作过程是：被测信号经过信号调理电路，整形成脉冲信号，由下降沿触发CPLD产生采样频率，控制A/D转换器进行信号采样，并将采样数据存入双口RAM中。采样结束后，单片机读取双口RAM中的采样数据，将数据上传到上位机。被测信号在上位机上显示